Projekty finansowane przez NCN

Dane kierownika projektu i jednostki realizującej

Szczegółowe informacje o projekcie i konkursie

Słowa kluczowe

Aparatura

Wyczyść formularz

Przetwarzanie sygnałów sub-GHz dla półprzewodnikowych detektorów pikselowych

2013/09/B/ST7/01627

Słowa kluczowe:

pikselowy detektor półprzewodnikowcy ASIC

Deskryptory:

  • ST7_2: Elektrotechnika, elektronika: półprzewodniki, elementy i układy, systemy

Panel:

ST7 - Inżynieria systemów i komunikacji: elektronika, komunikacja, optoelektronika

Jednostka realizująca:

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej, Katedra Metrologii i Elektroniki

woj. małopolskie

Inne projekty tej jednostki 

Kierownik projektu (z jednostki realizującej):

dr hab. Robert Szczygieł 

Liczba wykonawców projektu: 6

Konkurs: OPUS 5 - ogłoszony 2013-03-15

Przyznana kwota: 1 621 140 PLN

Rozpoczęcie projektu: 2014-03-01

Zakończenie projektu: 2018-10-17

Planowany czas trwania projektu: 55 miesięcy (z wniosku)

Status projektu: Projekt rozliczony

Zakupiona aparatura

  1. Urządzenie do softwarowo definiowanych testów układów scalonych oparte na PXI.. Za kwotę 193 400 PLN
  2. Generator AFG325IC.
  3. Wyposażenie do testów automatycznych, oscyloskop gigahercowy. Za kwotę 180 000 PLN

Dane z raportu końcowego/rocznego

  • Publikacje w czasopismach (6)
  • Teksty w publikacjach pokonferencyjnych (4)
  1. Fully 3-D Integrated Pixel Detectors for X-Rays
    Autorzy:
    G. W. Deptuch, G. Carini, P. Enquist, P. Gryboś, , S. Holm, R. Lipton, P. Maj, R. Patti, D.P. Siddons, R. Szczygieł, R. Yarema
    Czasopismo:
    IEEE Transactions on Electron Devices (rok: 2016, tom: 63, strony: 205-214), Wydawca: IEEE
    Status:
    Opublikowana
    Doi:
    10.1109/TED.2015.2448671 - link do publikacji
  2. Design of fast signal processing readout front-end electronics implemented in CMOS 40 nm technology
    Autorzy:
    R.Kłeczek
    Czasopismo:
    Journal of Insturmentation (rok: 2016, tom: 11, strony: C12001), Wydawca: IOP Publishing
    Status:
    Opublikowana
    Doi:
    10.1088/1748-0221/11/12/C12001 - link do publikacji
  3. Simulation approach to charge sharing compensation algorithms with experimental cross-check
    Autorzy:
    A. Krzyżanowska,G. Deptuch, P. Maj, P. Gryboś, R. Szczygieł
    Czasopismo:
    Journal of Instrumentation (rok: 2017, tom: 12, strony: C03071), Wydawca: IOP Publishing
    Status:
    Opublikowana
    Doi:
    10.1088/1748-0221/12/03/C03071 - link do publikacji
  4. Characterization of the photon counting CHASE Jr., chip built in a 40-nm CMOS process with a charge sharing correction algorithm using a collimated X-Ray beam
    Autorzy:
    A. Krzyżanowska, G. W. Deptuch, P. Maj, P. Gryboś, and R. Szczygieł
    Czasopismo:
    IEEE Transactions on Nuclear Science (rok: 2017, tom: vol. 64 no. 9, strony: 2561–2568), Wydawca: IEEE
    Status:
    Opublikowana
    Doi:
    10.1109/TNS.2017.2734821 - link do publikacji
  5. Testing multistage gain and offset trimming in a single photon counting IC with a charge sharing elimination algorithm
    Autorzy:
    Krzyżanowska, A. Gryboś, P. Szczygieł, R. Maj, P.
    Czasopismo:
    Journal of Instrumentation (rok: 2015, tom: 10, strony: C12003), Wydawca: IOP Publishing
    Status:
    Opublikowana
    Doi:
    10.1088/1748-0221/10/12/C12003 - link do publikacji
  6. Single photon-counting pixel readout chip operating up to 1.2 Gcps/mm2 for digital X-ray imaging systems
    Autorzy:
    R. Kłeczek, P. Gryboś, R. Szczygieł, P. Maj
    Czasopismo:
    IEEE Journal of Solid-State Circuits (rok: 2018, tom: vol. 53, no. 9, strony: 2651–2662), Wydawca: IEEE
    Status:
    Opublikowana
    Doi:
    10.1109/JSSC.2018.2851234 - link do publikacji
  1. Design of Matrix Controller for Hybrid Pixel Detectors
    Autorzy:
    B. Tutro, K. Urbański, R. Szczygieł
    Konferencja:
    2018 25th International Conference "Mixed Design of Integrated Circuits and System" (MIXDES) (rok: 2018, ), Wydawca: IEEE
    Data:
    konferencja 21-23.06.2018
    Status:
    Opublikowana
  2. Digitally assisted low noise and fast signalprocessing charge sensitive amplifier forsingle photon counting systems
    Autorzy:
    P. Grybos, A. Drozd, R. Kleczek, P. Maj, R. Szczygiel
    Konferencja:
    2015 IEEE International Conference on Industrial Technology (rok: 2015, ), Wydawca: IEEE
    Data:
    konferencja 17-19 marzec 2015
    Status:
    Opublikowana
  3. Ultrafast signal processing readout front-end electronics in CMOS 40 nm technology for hybrid pixel detectors operating in Single Photon Counting mode
    Autorzy:
    R. Kleczek, P. Grybos, R. Szczygiel
    Konferencja:
    2017 International Image Sensor Workshop (rok: 2017, ), Wydawca: International Image Sensor Society
    Data:
    konferencja 30.05-3.06.2017
    Status:
    Opublikowana
  4. Charge sensitive amplifier for nanoseconds pulse processing time in CMOS 40 nm technology
    Autorzy:
    R. Kleczek, P. Grybos, R. Szczygiel
    Konferencja:
    2015 22nd International Conference Mixed Design of Integrated Circuits & Systems (MIXDES) (rok: 2015, ), Wydawca: IEEE
    Data:
    konferencja 25-27.06.2015
    Status:
    Opublikowana

O Narodowym Centrum Nauki

Finansowanie nauki

Współpraca zagraniczna

Centrum prasowe

Deklaracja dostępności
Przetwarzanie danych osobowych
Polityka cookies

Partnerzy